FPGA之边沿检测设计（上升沿，下降沿，双边沿）

2022-01-26 17:58:58 阅读：194 来源： 互联网

记录FPGA的小知识点，不断积累自己的技能，想要工作顺利，就得成为大牛。
顺便记录一个边沿检测的口诀，方便记忆，我自己瞎编的^-^。
后反前正是上升，后正前反是下降；就是两个寄存器的前后顺序不一样。
边沿检测的方法都很不相同，是最基础的一部分，可以用打两拍实现，也可以用移位寄存器实现，还有的打三拍，其实两拍就已经足够用，用到的地方也很多，检测脉冲，检测SPI接口的时钟上升沿和下降沿，按键消抖等等都会用到，在此记录一下。

module pos_neg(

input						i_sys_clk	,
input						i_sys_rst_n	,
input						i_pulse		,//输入脉冲
output					        o_pos	        ,//输出下降沿
output					        o_neg		 //输出上升沿
);

reg						pulse_reg0	;
reg						pulse_reg1	;
wire						data_edge	;

//2022 0126 Mr li
always @(posedge i_sys_clk or negedge i_sys_rst_n)
begin
	if(!i_sys_rst_n)
		begin
			pulse_reg0 	<= 1'b0;
			pulse_reg1	<= 1'b0;
		end 
	else 
		begin
			pulse_reg0 	<= i_pulse ;
			pulse_reg1	<= pulse_reg0;
		end 
end 
//后反前正是上升，后正前反是下降，两个向或得双边；
assign	o_pos = ~pulse_reg1 && pulse_reg0;//上升沿
assign	o_neg = ~pulse_reg0 && pulse_reg1;//下降沿
assign	data_edge = o_pos | o_neg	 ;//双边沿

endmodule

。

标签：FPGA,检测,pulse,sys,边沿,rst,input
来源： https://blog.csdn.net/weixin_49780322/article/details/122706337

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。

ICode9

FPGA之边沿检测设计（上升沿，下降沿，双边沿）