ICode9

精准搜索请尝试: 精确搜索
首页 > 其他分享> 文章详细

XDS100V3-DIY

2021-12-21 23:58:28  阅读:300  来源: 互联网

标签:文件 XDS100V3 FPGA Libero 点击 DIY FT2232HL


DIY XDS100V3

XDS100V3 官方资料

官网就有XDS100V3的资料(官网链接我实在找不到,这里是eeworld论坛的链接),包括原理图、FPGA源代码、FPGA代码综合的方法、制作方法;

官网XDS100V3的资料如下
在这里插入图片描述dtsa_a3p125.stp文件:是默认提供的FPGA编程文件。
Board_Design 目录: 下面有官方的原理图的PCB文件、BOM文件。
Documentation目录: 包含XDS100V3功能的介绍制作方法和接口定义。
FPGA目录:是FPAG的VHDL代码,默认使用A3P125VQ100,可以使用官方的Libero Soc开发套件对源代码进行修改、生成STP下载文件。
Utilities目录: 里面提供了通过FT223HL调试、烧录FPAG的工具,后面编程FPGA会用到。

原理图

我根据网上网友的资料还有TI官网的资料,自己画了一块XDS100V3的下载板,有些地方略有魔改,仅供参考;XDS100V3 主要使用了FT2232HL、A3P060VQ100(A3P060VQ100(可以使用A3P125VQ100替代,注意不要买带程序的IC,不然可能会无法编程FPGA,我第一次就遇到了),此外还使用了一颗E2PROM 93LC56BT来存储FT2232HL的配置信息;
在这里插入图片描述
整体结构如下(图片来源于官方文档)
参考

FT2232HL及其外围电路:在这里插入图片描述FT2232HL将USB协议转换为JTAG协议,如果不需要XDS100V3的全部功能,可以仅使用FT2232HL而不需要FPGA芯片就可以实现XDS100V2。外围电路需要给FT2232HL提供3V3的供电,FT2232HL内部自带一个1.8V LDO,将3.3V转换为1.8V为USB PLL供电。FT2232HL 的USB配置信息存储在外部E2PROM中(我使用了了两个E2配合FPGA实现XDS100V2和XDS100V3的切换,纯粹是为了折腾。。。,可以只用一个E2),FT2232HL 一上电就会读取E2中的信息用作USB枚举过程(如果没有则使用FT2232HL的默认枚举信息),E2PROM可以通过FTDI的官方软件FT_Prog配置。

A3P060VQ100及其外围电路:
在这里插入图片描述FPGA 负责将JTAG 1149.1转换为1149.7,即将FTDI的1149.1标准的JTAG接口转换1149.7标准,此外还可以将其他外部1149.1标准的JTAG下载器接口转化为1149.7标准;

编辑FPGA工程

如果需要对官方的VHDL代码进行魔改就需要Re-Synthesizing FPGA工程然后生产STP下载文件进行下载,当然也可以使用现成的STP文件直接烧录到FPGA中。Re-Synthesizing FPGA工程要使用需要使用Microsemi 的Libero_SoC 开发工具,我使用的是Libero_SoC_v11.8,安装软件需要提供license,可以在官网申请免费的license,可以参考网友的教程

使用Libero打开FPGA 目录下方的 v3_fpga_125.prjx工程,打开软件会报错这是正常的:![在这里插入图片描述](https://www.icode9.com/i/ll/?i=285e7fed0464433299f3817b9fc27882.png?,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBAcXFfMzkzMjk0Njk=,size_20,color_FFFFFF,t_70,g_se,x_16编辑VHDL文件
在Libero Soc的Files导航栏下,可以编辑工程目录内包含的文件。
在这里插入图片描述编辑完成后,在Libero Soc的Deisgn Hierarchy导航栏下可以右键检查VHDL文件是否有语法错误:
在这里插入图片描述

Re-Synthesizing FPGA工程
在Libero的Design Flow界面点击图示处的小齿轮图标
在这里插入图片描述
选择对于型号的器件,点击Save
在这里插入图片描述
设置IO为LVCMOS 3.3V
在这里插入图片描述
右键Synthesize选择Open Interactively唤出Synplify工具:
在这里插入图片描述在Synplify界面设置频率为100MHz,取消勾选FSM Complier,然后点击RUN,未发生报错就可以退出Synplify界面
在这里插入图片描述
Complier 工程&生成下载文件

回到Libero的Design Flow界面,删除Complie下面生成的默认.sdc文件,添加FPGA/constraint目录下面.sdc和.pdc文件在这里插入图片描述
右键Complie选择Open Interactively唤出Designer工具,然后点击Complie取消勾选Abort Compile if errors…,然后点击OK:
在这里插入图片描述点击Layout使用默认选项,然后点击Programing File选项,使用默认选项点击Finish
在这里插入图片描述设置生成文件的文件名和路径,勾选.stp文件,点击生成
在这里插入图片描述生成用于烧录的文件就在FPGA\designer\impl2下方
在这里插入图片描述

FT2232HL配置 和 烧录FPGA

待续。。。。。

标签:文件,XDS100V3,FPGA,Libero,点击,DIY,FT2232HL
来源: https://blog.csdn.net/qq_39329469/article/details/122073799

本站声明: 1. iCode9 技术分享网(下文简称本站)提供的所有内容,仅供技术学习、探讨和分享;
2. 关于本站的所有留言、评论、转载及引用,纯属内容发起人的个人观点,与本站观点和立场无关;
3. 关于本站的所有言论和文字,纯属内容发起人的个人观点,与本站观点和立场无关;
4. 本站文章均是网友提供,不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属;如您发现该文章侵犯了您的权益,可联系我们第一时间进行删除;
5. 本站为非盈利性的个人网站,所有内容不会用来进行牟利,也不会利用任何形式的广告来间接获益,纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。

专注分享技术,共同学习,共同进步。侵权联系[81616952@qq.com]

Copyright (C)ICode9.com, All Rights Reserved.

ICode9版权所有