标签：主频 FS USB Clock RNG OTG STM32 修改 PLL

材料

• STM32F407VET6
• 20M晶振

目标

• 配置成80M系统主频（这里进行了降频,由于项目需要，一般是配置成168M的）

步骤

• 修改system_stm32f4xx.c文件如下图
  

参考315，331行
PLL_VCO = (HSE_VALUE or HSI_VALUE / PLL_M) * PLL_N
SYSCLK = PLL_VCO / PLL_P
这里我们 HSE_VALUE=20M（晶振频率）,PLL_M=10,PLL_N=80,PLL_P=2,代入上面公式可以计算得SYSCLK=80M

这里再记录一下PLL_Q，他是用来配置USB OTG FS, SDIO and RNG Clock时钟的，公式为USB OTG FS, SDIO and RNG Clock = PLL_VCO / PLLQ，因为我这个项目不用这几个外设，所以我就保持了默认7，如果要使用这几个外设，那么一定要注意，USB OTG FS的时钟频率手册明确说明了是需要配置成48M的

拿一个8M外部晶振，主频168M的工程举个栗子，他的配置如下
PLL_M=8,PLL_N=336,PLL_P=2,PLL_Q=7 USB OTG FS, SDIO and RNG Clock = 8/8*336/7 = 48M

标签：主频,FS,USB,Clock,RNG,OTG,STM32,修改,PLL
来源： https://www.cnblogs.com/isyefeng/p/15674762.html

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。