标签：高电平 MOS 沟道 低电平 集成电路 nmos CMOS pmos
后续文章大多是基于NMOS器件来讲解的，但是对于PMOS都很相似，且两种MOS性能上各有优劣，不是说只讲NMOS就是说NMOS好
CMOS功耗与速度
①开关状态nmos管：输入高电平，输出低电平输入低电平，输出高阻
②开关状态pmos管：输入高电平，输出高阻输入低电平，输出高电平
单个nmos逻辑：输入低电平时：nmos高阻，靠上拉电阻（如10k连接到电源）提供高电平输入高电平时：nmos输出低电平，输出端对地电阻10欧姆左右。此时，电源对地大概存在一个10k电阻，一直有电流消耗。
单个pmos管，与单个nmos相似。提供电平方式交换了，电阻接地提供低电平，pmos提供高电平。高电平时，电源对地有一个电流消耗。
cmos电路：输入高电平时：nmos对地连通，pmos对电源高阻，电源对地没有电流消耗输入低电平时：nmos对地高阻，pmos对电源连接，同样没有电流消耗
由于nmos使用电子做载流子，pmos使用空穴做载流子，在同样电场下，空穴移动速度低于电子。即n沟道电导率大于p沟道电导率，所以在同样的几何参数情况下，nmos的导通电阻R低于pmos的导通电阻R
在数字电路中，上升沿和下降沿时间约为3RC(R是管子的导通电阻，C是负载电容)，因此使用同样几何参数pmos和nmos的cmos电路，下降沿快于上升沿（nmos驱动下降沿，pmos驱动上升沿）
MOS器件结构
技术改进、推动点
即我们要选用更小的有效沟道长度的器件，缩小栅氧化层的厚度
原因：
- 当集成电路做小后，MOS器件的沟道变短，MOS的饱和电流会变大，从而获得更快的速度。
与第一点一样，根据那个MOS饱和电流那个公式，我们可以发现Cox越大电流也是越大的。
但是我们要知道什么东西都不是无限制的，首先，随着制成的不断微缩，各种二级效应越来越明显使栅控能力下降。为了提高栅控能力就得使栅电容提高，我们知道栅电容与厚度成反比，所以栅氧化层的物理厚度就要很薄。但是物理厚度一直减薄下去到了极限就会发生量子隧穿效应，栅极漏电增加。
MOS正常工作的基本条件
mos要正常工作首先是不能让里面的漏源与衬底或者阱产生二极管正向偏置，首先现代集成电路常采用P衬底工艺（具体原因），所以对于NMOS来说我们需要将它的衬底接地，对于PMOS来说我们要将它的阱接VDD
MOS的I/V特性
输出特性曲线
输出特性描述的是漏级电流和漏源电压的关系
推导过程
不同层的形成：耗尽->反型
形成了反型层我们才能有沟道电流
I/V特性的数学推导
漏源无电压差的情况下沟道电荷的计算方法
Cox单位面积栅氧化层的电容
Qd更具体化应该称为沟道某单位长度电荷
漏源有压差情况下沟道电荷的计算方法
沟道电流的计算
具体公式数学积分推导
未夹断情况下，也就是线性区的推导
深线性区（这是人为做了一个划分，这样我们可以得到一个根据VGS变化的电阻）
受 == 栅压 ==控制的电阻
当漏级电压加上后，沟道夹断之后的公式推导
这里的L我们本来应该用L’，但是因为沟道比较长，所以忽略掉了夹断点到漏级的距离
综上所述
截止区用的是Id≈0，是因为还有一个亚阈值区，这个时候电压电流是呈对数变化的
二阶效应
标签：高电平,MOS,沟道,低电平,集成电路,nmos,CMOS,pmos 来源： https://blog.csdn.net/Programmer_jzm/article/details/120804691
本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享； 2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关； 3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关； 4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除； 5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。