单片机原理与实践学习记录
第三课（更新时间：2021.9.6）
51单片机硬件基础
MCS-51是Intel公司生产的一个单片机系列的总称.在功能上,该系列单片机有基本型和增强型两大类,通常以芯片型号的末位数字来区别。末位数字位“1”的型号是基本型，为“2”的信号是增强型。
51单片机总体结构
内部结构
CPU模块的结构组成
CPU是单片机的核心部件，可以对数据进行算术运算、逻辑运算和位操作运算，产生一系列控制信号，协调各部分的工作。CPU包括运算器和控制器两部分，用以进行各种算术和逻辑运算，并实现数据的传送，CPU的正常工作需要用到部分SER。
8位的MCS-51单片机的CPU内部有数术逻辑单元ALU（Arithmetic Logic Unit）、累加器A（8位）、寄存器B（8位）、程序状态字PSW（8位）、程序计数器PC（有时也称为指令指针，即IP，16位）、地址寄存器AR（16位）、数据寄存器DR（8位）、指令寄存器IR（8位）、指令译码器ID、控制器等部件组成。
CPU的详细介绍
- 运算器包括算术逻辑单元部件 ALU（Arithmetic and Logic Unit）、位处理器、8 位累加器 A、寄存器 B、两个 8位暂存寄存器 TMP1 和 TMP2 及程序状态字寄存器 PSW（8 位）等。ALU 不仅可以实现8位数据的加、减、乘、除、增量、减量、十进制调整、比较等算术运算和与、或、异或、求补等逻辑运算，同时还具有一般微机所不具备的位处理功能，可对位变量进行置位、清零、求补及与、或等操作。
- 控制器是 CPU 的神经中枢，它识别指令并根据指令性质协调单片机内部各组成单元自动协调地工作。主要包括程序计数器 PC、PC增量器、指令寄存器、指令译码器、定时及控制逻辑电路等。其功能是以主振频率为基准产生时钟信号，向单片机内部各组成单元发出各种微控制信号，控制指令的读入、译码和执行，并对指令执行过程进行定时和逻辑控制。
CPU的功能单元及其工作原理
运算器组成部分：
-
算术/逻辑部件ALU
算术/逻辑部件ALU用以完成加、减、乘、除的算术运算及布尔代数的逻辑运算。通过对运算结果的判断影响程序状态标志寄存器PSW的某些位，从而为判断、转移、十进制调整和出错等提供依据。 -
累加器A
累加器A是一个8位寄存器，它是CPU中工作最繁忙的寄存器。在算术逻辑运算中，累加器A中常请存放一个操作数或运算结果，在与外部存储器和I/O接口打交道时，进行的数据传送都要经过累加器A来完成。 -
寄存器B
在乘、除运算中还要使用寄存器B。做乘法运算时，寄存器B用来存放乘数以及积的高位字节：做除法运算时，寄存器B用来存放除数以及余数。不做乘、除运算时，寄存器B可作为通用寄存器使用。 -
程序状态标志寄存器PSW
程序状态标志寄存器PSW是一个8位寄存器，用来存放当前指令执行后操作结果的某些特征，以便为下一条指令的执行提供依据。此寄存器各位的含义如图2-7所示。
Cy：进位标志位。在进行加法或减法运算时，若运算结果最高位有进位或借位，则Cy自动置“1”，否则Cy置“0”；在进行布尔操作运算时，Cy（简称C）作为布尔处理器。AC：辅助进位标志位。当进行加法或减法运算时，若低4位向高4位有进位或借位时，AC被置"1”，否则AC被置“0”。在十进制调整指令中AC还作为十进制调整的判别位。
F0：用户标志位。用户可用软件对F0位置“1”或清“0”，以决定程序的流向。
OV：溢出标志位，当运算结果溢出时，OV为“1”，否则为“0”。此标志位反映了运算结果是否溢出。
D1：未定义位。
P：奇偶标志位。MCS-51单片机采用偶校验。当累加器A中“1”的个数为奇数时，P置“1",否则P置“0"。此位反映累加器A中内容“1"的奇偶性，它常常用于机间通信。
-
RSI、RS0：工作寄存器区选择位，用来选择当前工作的寄存器区。用户通过改变RS1、RS0的内容来选择当前工作寄存器区。RSI、RS0的内容与工作寄存器区的对应关系如表2-2所示。
控制器部分
- 指令寄存器IR和指令译码器ID
指令寄存器IR是存放指令代码的地方。当执行指令时，CPU把从程序存储器中读取的指令代码送入指令寄存器，然后经指令译码器译码后由定时控制电路发出相应的控制信号，最终完成指令所规定的操作。 - 程序计数器PC
程序计数器PC的功能与普通微机相同，它用来存放CPU执行的下一条指令的地址。当一条指令按照PC所指的地址从程序存储器中取出后，PC会自动加1，指向下一条指令。程序计数器PC是一个16位的寄存器，可寻址64KB的程序存储器空间。 - 堆栈指针SP
堆栈是为子程序调用和中断处理而设的。为了实现子程序调用及返回，保护中断的断点及现场和中断的正确返回，以及子程序嵌套和多重中断，需将断点和现场的数据压栈保存，执行完子程序或中断程序后还需恢复现场及断点，也就是将压栈的数据弹出，即压栈的数据釆取“先进后出”的原则，最先进栈的数据最后弹出，以此类推。 - MCS-51在片内RAM区开辟了一个堆栈，栈区可在片内RAM中移动，栈底可用软件设置。而堆栈指针SP的作用是用来指示堆栈所处的位置。栈为“空”时，SP指向栈底，当有数据压入栈时，SP的值也随之变化，压入压栈数据前，先修改SP值，即SP+1-SP,再压入数据。机器复位后，SP的内容为07H,因此，压栈的第一个数据在08H单元中。
- 数据指针寄存器DPTR 数据指针寄存器DPTR是一个16位的专用寄存器，也可以作为两个8位寄存器DPH和DPL。
DPH为DPTR的高位字节，DPL为DPTR的低位字节。DPTR主要用作外部数据存储器的地址指针，可对64KB的外部数据存储器进行间接寻址。工作寄存器和特殊功能寄存器是MCS-51单片机不可缺少的组成部分，下面介绍MCS-51的工作寄存器和特殊功能寄存器。
工作寄存器和特殊功能寄存器
工作寄存器
MCS-51有32个工作寄存器，分为4个区（或组），每个区有8个寄存器R0、Rl、R2、R3、R4、R5、R6和R7。每一时刻只有一个区工作。由程序状态标志寄存器PSW中的RS1、RS0的值来决定当前的工作区:
当RS1RS0=00 时，0区为工作区;
当RS1RS0=01 时，1区为工作区;
当RS1RS0=10时，2区为工作区;
当RS1RS0=11时，3区为工作区。
这32个工作寄存器不但有名称和区号，而且还有地址。00H〜1FH共32个存储单元。
00H—07H为0区，分别对应R0—R7；
08H〜0FH为1区，分别对应R0〜R7；
10H〜17H为2区，分别对应R0〜R7；
18H〜1FH为3区，分别对应R0〜R7。
这32个存储单元为内部数据存储器（即片内RAM）的00H~1FH存储空间，这与普通微机中的通用寄存器基本相同。所不同的是，普通微机的通用寄存器，不占有RAM空间，因此只有名称，没有对应的地址；而MCS-51单片机的工作寄存器R0〜R7既可以用名称也可以用它的地址来表示。其中R1、R1寄存器除做工作寄存器外还常做间址寻址的地址指针。
特殊功能寄存器SFR
除程序计数器PC外，MCS-51单片机还有21个特殊功能寄存器，它们除有各自的名称之外，还有唯一的地址，离散地分布在片内RAM中的80〜FFH共128个存储单元中。在这128个存储单元构成的SFR块中，未被占用的单元不可使用。
== 接下来着重对SFR进行学习 ==
特殊功能寄存器
特殊功能寄存器是80C51单片机中各功能部件对应的寄存器，用于存放相应功能部件的控制命令，状态或数据。它是80C51单片机中最具有特色的部分，几乎所有80C51系列功能的增加和扩展都是通过增加特殊功能寄存器来达到目的的。英文缩写为SFR，是Special Function Register(特殊功能寄存器)的缩写。
8051有21个特殊功能寄存器，其中大部分是8位的，还有一些是16位的。我们对51单片机的操作实质是对特殊功能寄存器的操作。SFR是我们操作的对象，对他们进行读和写就是在操作51单片机。
PSW（程序状态字寄存器）：保存程序在执行过程中一些状态。
CY：进位位CY是在执行加法（减法）时，如果第7位有进位（借位），则将CY置1。
AC：辅助进位位AC，是指第3位向第4位有进位（借位）时，将AC置1。
F0：是用户标志位，留给我们用的。
RS1和RS0是工作寄存器组选择位，由RS1和RS0控制选择哪一组工作寄存器工作。
OV：溢出标志位，在加减法运算的过程中，当第6位或者第7位其中的某一位有进位的时候，OV置1.
即第6位进位和第7位进位的异或（D6⊕D7）。
—：这个是保留位，在一些书中也写作是F1。和F0位差不多
P：奇偶校验位，8051进行的是偶校验。即当累加器ACC的内容中1的个数是奇数个，那么P就被置1，否则清零。
寄存器B：在乘除法运算中与累加器A配合使用。MUL AB把累加器A和寄存器B中的8位无符号数相乘，结果的高8位存在寄存器B中，低8位存在累加器A中。DIV AB用B除以A，把商存在A中，余数存在B中。在不做乘除法运算时，B还可以作为通用寄存器来使用。
累加器A：8051的大多数指令都需要使用累加器A，他是使用频率最高的寄存器。外部存储器的读写必须使用A。
堆栈指针sp：堆栈指针存放当前栈的栈顶指针。数据在进栈之前SP先加1，然后数据进栈；数据在出栈时，先将数据弹出，然后SP减1。51的栈是向上生长的。对于8051来说，栈是被放在内部的RAM中，因此栈的最大地址是7FH。在系统复位后SP的初始值是07H。
数据指针DPTR：数据指针是一个16位的寄存器。可分为DPL和DPH两个8位的寄存器。它是唯一一个直接可以做16位数据操作的寄存器。例如：MOV DPTR ,#1000H。
端口寄存器：即就是P0到P3这四个特殊功能寄存器。所有的端口都可以位寻址（支持位操作）。也就是说引脚的操作本质是对其内存映射以后的特殊功能寄存器进行的操作。
中断允许寄存器：（IE）8051拥有中断系统，他可以触发5个中断源，以及两个中断优先级（即就是最多允许两层的中断嵌套）。
EA：控制中断的总开关，EA置1时中断总允许打开。否则中断关闭。
ET2：启用/禁用定时器2的溢出或捕捉中断（仅对于8052）
ES ：启用/禁用串行端口中断
ET1 ：启用/禁用定时器1溢出中断
EX1 ：启用/禁用外部中断1
ET0 ：启用/禁用定时器0溢出中断
EX0 ： 启用/禁用外部中断0
中断优先级寄存器：（IP）8051的中断有两个中断优先级，默认的优先级从高到低是：外部中断0，定时/计数器0，外部中断1，定时/计数器1，串行口，（8052有定时/计数器2）。
当把相应的位置1时，优先级变高，置0时，优先级变低。当全为1或者全为0时，优先级按照默认的优先级来执行。
（IP的每个位名字和IE寄存器每个位是相似的）
定时器控制寄存器（TCON）：
TF1（TF0）：定时/计数器T1（TF0）的溢出标志，T1（T0）计数满后，该位由硬件置1.并向CPU发出中断请求。若CPU开放该中断，则进入中断服务子程序，并由硬件将该位清0.
TR1（TR0）：T1（T0）的运行控制位。用软件控制，置1时，启动T1（T0）；清0时，停止T1（T0）。
IE1（IE0）：外部中断1（0）的中断标志位。置1时，向CPU发出中断请求。
IT1（IT0）：外部中断1（0）的中断触发方式选择位。ITx = 1时，设置为边沿触发方式（下降沿）；ITx = 0时，设置为电平触发方式（低电平）。在边沿触发方式下，CPU在响应中断请求之后，会由硬件将IEx清0.
定时器方式选择寄存器：（TMOD）该寄存器不能位寻址，只能整个字节操作。
其中高4位是控制定时器T1的，低4位是控制定时器T0的。
GATE：
当GATE = 1
则INT0引脚为高电平时且TR0置位，启动定时器T0；
则INT1引脚为高电平时且TR1置位，启动定时器T1。
当GATE = 0
则TR0置位，启动定时器T0；
则TR1置位，启动定时器T1。
C/T：定时/计数器方式选择位，C/T = 1时，工作在计数器模式下；当C/T = 0时。工作在定时器模式下。
M1和M0：定时/计数器工作方式选择位。
8051系列单片机的定时/计数器加1工作方式，因此需要将定时/计数的初值送到T0（T1）。
T1和T0是两个16位的定时器，但是不能直接进行16位数据的读和写，只能分成两个8位来进行读和写操作。例如想给T1设置初值为0C89H，指令书写应该如下：
MOV TH1,#0CH
MOV TL1,#89H
串行口控制寄存器（SCON）：
SM0和SM1是串行口4种工作方式的选择位，它们控制串行口工作在哪种方式之下。
SM2是模式2和模式3的多机通信控制位。
REN ：允许串行口接受位，REN = 1允许接受；REN = 0禁止接受，由软件置位或清零。
TB8：在方式2和3，作为第9位数据发送，在双机通信中常作为奇偶校验位，在多机通信中，常作为数据帧或地址帧的标识，TB8 = 1为地址帧，TB8 = 0为数据帧。
RB8：在模式2和3下，为接收到的第9位数据。
TI：发送中断标志位（中断源），硬件置位，软件清零。
RI：接受中断标志位（中断源），硬件置位，软件清零。
串行口作为一个中断源，中断入口地址只有一个（0023H），当用中断方式进行发送和接受时，需要查询是TI还是RI引发的中断请求。
串行数据缓存器（SBUF）：实际上SBUF是两个在物理书独立的发送，接受缓冲器，可以同时发送，接收数据。两个缓冲器共用一个字节地址99H。可以通过对SBUF的读和写来进行区分是哪一个寄存器。
存储器模块
传统的MCS-51存储器有三个空间，分别是片内RAM（内部数据存储器）、片外RAM（外部扩展的数据存储器） 和 ROM（内部或者外部程序存储器）。
按照具体数据的物理存储空间来说，MCS-51单片机在有四个物理存储空间，它们分别是：片内程序存储器(片内ROM)、片外程序存储器(片外ROM)、片内数据存储器（片内RAM）、片外数据存储器(片外RAM)。
片内RAM空间
上述的这四种物理存储空间中，最早的8031单片机，只有数据存储器即内部RAM是标配的，其他都需要外扩，而到来的8051兼容机中，内部的数据存储器（RAM）和内部的程序存储器（ROM）都成了标配。只不过更加不同型号，RAM和ROM的大小有些许区别。
那么，在那个存储器贵如金的年代，为何还要将RAM作为标配？而且这个还是价格非常昂贵的静态RAM。这是因为，哈佛结构的计算机，存储器是整个计算体系的核心，你可以发现，51单片机外设相关的存储器，它们都被编入数据存储器（RAM）的地址。
MCS-51单片机的地址范围是00H到7FH （52系列延伸到FFH），为8位地址，所以最大可寻址的范围为256个单元地址。
这些地址被分成4个功能区：
地址00H~1FH，共32字节，分成四个工作寄存器区，每区有寄存器 R0~R7。此存储区如果需要使用寄存器进行数据的存储，则可以直接使用寄存器寻址。如“MOV A，R0”。
地址20H-2FH，共16字节，是位寻址区，共有128个“位”，位地址：00~7FH。此区域的变量，也可按照字节寻址，来读写。如，我们将20H地址的第0位（0或者1）移入程序状态字（PSW）的进位标志位（C），则可以：“MOV C, 20H.0”。
地址30H-7FH，这个区域内的内存空间，主要是存放用户编写程序时产生的临时数据，这块区域内的寻址方式都为间接寻址，而且只能按照字节单位进行寻址。如果使用C语言要访问内部存储区，那么你所定义的指针只能指向这一片地址。
地址80H-FFH，此区域为特殊功能寄存器区（SFR），共有128个地址，其中离散的分布着21个特殊功能寄存器，必须直接寻址才能读写。另外，部分地址可以被8整除的特殊功能寄存器，也可以支持位寻址。（52系列，在此范围，还有128字节的 RAM，必须间接寻址才能读写）。
注意，在51单片机的内部RAM中进行编程的时候，必须使用MOV指令进片内RAM的读写。
外部RAM扩展
除了内部RAM的这些存储空间，MCS-51单片机也支持外部RAM的扩展。普通51单片机最大可以片外扩展64K字节空间的RAM，其地址范围为0000H~FFFFFH，我们可以使用标准MCS-51单片机的P0口和P2口对RAM进行扩展。
片外RAM地址的最大范围是0000H到FFFFH，即最大容量为64KB。对片外RAM读写，必须使用 MOVX 指令。
对片外RAM采用间接寻址方式，R0、R1和DPTR都可以做为间接寻址寄存器，R0、R1是8位的寄存器，即R0、R1的寻址范围最大为256个单元，而DPTR是16位地址指针，寻址范围就可达到64KB。
也就是说在寻址片外RAM时，寻址范围超过了256B，就不能用R0、R1做为间接寻址寄存器，而必须用DPTR寄存器做为间接寻址寄存器。
片外ROM扩展
除了RAM可以扩展之外，51单片机还支持外部程序存储器的扩展，此时做外ROM扩展的时候，需要使用到PSEN引脚去做芯片的选通。PSEN（非）为外部程序存储器读选通信号，在读外部ROM时PSEN（非）低电平有效，以实现外部ROM单元的读操作，全拼为Program Store Enable。
ROM的地址范围是0000H到FFFFH，容量即为64KB，地址长度16位，作用是 存放程序及程序运行时所需的常数。
其中4K地址（00000FFFH）的空间保留在了在片内，剩余的其它地址被用作片外ROM的地址，因此如果要扩展片外ROM，则其地址范围最大为（0x10000xffff）。当引脚EA为高电平时，则寻址内部ROM，当EA为低电平时，则寻址外部ROM。如果单片机想要读取ROM中的数据，必须使用 MOVC 指令。
外设模块
I/O口端口
对单片机的控制，其实就是对I/O口的控制，无论单片机对外界进行何种控制，或接受外部的何种控制，都是通过I/O口进行的。51单片机每个IO端口结构都有差异，都各有各的特点。在平时的应用中，特别是设计外围硬件的时候，如果不了解其内部结构的话设计起来也许会有问题（特别是用到P0口），所以好好了解每个端口的结构是非常有必要的。再有一点是51单片机的引脚不像STM32那样可以支持重映射，所以硬件布局的时候也要注意这一点。
51单片机I/O口内部结构
P0端口的结构及工作原理
由上图可见，P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。图的右边，标号为P0.X引脚的图标，也就是说P0.X引脚可以是P0.0到P0.7的任何一位，即在P0口有8个与上图相同的电路组成。
下面，我们先介绍一下组成P0口的每个单元部份：
-
输入缓冲器：在P0口中，有两个三态的缓冲器，三态门有三个状态，即在其的输出端可以是高电平、低电平，同时还有一种就是高阻状态（或称为禁止状态）。要读取D锁存器输出端Q的数据，那就得使读锁存器的这个缓冲器的三态控制端（上图中标号为‘读锁存器’端）有效。下面一个是读引脚的缓冲器，要读取P0.X引脚上的数据，也要使标号为‘读引脚’的这个三态缓冲器的控制端有效，引脚上的数据才会传输到我们单片机的内部数据总线上。
-
D锁存器：构成一个锁存器，通常要用一个时序电路，一个触发器可以保存一位的二进制数（即具有保持功能），在51单片机的32根I/O口线中都是用一个D触发器来构成锁存器的。上图中的D锁存器，D端是数据输入端，CP是控制端（也就是时序控制信号输入端），Q是输出端，Q非是反向输出端。对于D触发器来讲，当D输入端有一个输入信号，如果这时控制端CP没有信号（也就是时序脉冲没有到来），这时输入端D的数据是无法传输到输出端Q及反向输出端Q非的。如果时序控制端CP的时序脉冲一旦到了，这时D端输入的数据就会传输到Q及Q非端。数据传送过来后，当CP时序控制端的时序信号消失了，这时，输出端还会保持着上次输入端D的数据（即把上次的数据锁存起来了）。如果下一个时序控制脉冲信号来了，这时D端的数据才再次传送到Q端，从而改变Q端的状态。
-
多路开关 ：在51单片机中，当内部的存储器够用（也就是不需要外扩展存储器时，这里讲的存储器包括数据存储器及程序存储器）时，P0口可以作为通用的输入输出端口（即I/O）使用，对于8031（内部没有ROM）的单片机或者编写的程序超过了单片机内部的存储器容量，需要外扩存储器时，P0口就作为‘地址/数据’总线使用。那么这个多路选择开关就是用于选择是做为普通I/O口使用还是作为‘数据/地址’总线使用的选择开关了。上图中，当多路开关与下面接通时，P0口是作为普通的I/O口使用的，当多路开关是与上面接通时，P0口是作为‘地址/数据’总线使用的。
-
输出驱动部份：从上图中我们已看出，P0口的输出是由两个MOS管组成的推拉式结构，也就是说，这两个MOS管一次只能导通一个，当V1导通时，V2就截止，当V2导通时，V1截止。
-
与门、与非门：门电路是起开关作用的集成电路，根据开放的条件不同，而分为与门、非门、与非门等等。这里的知识点比较简单，这里就不详细说明了。
P0作为I/O端口使用时的工作原理
-
P0作为普通I/O端口使用时的工作原理
P0口作为I/O端口使用时，多路开关的控制信号为0（低电平），多路开关的控制信号同时与与门的一个输入端是相接的，我们知道与门的逻辑特点是“全1出1，有0出0”那么控制信号是0的话，这时与门输出的也是一个0（低电平），与门的输出是0，V1管就截止，在多路控制开关的控制信号是0（低电平）时，多路开关是与锁存器的Q非端相接的（即P0口作为I/O口线使用）。
P0口用作I/O口时，其由数据总线向引脚输出（即输出状态Output）的工作过程：
当写锁存器信号CP 有效，数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2管的栅极→V2的漏极到输出端P0.X。我们知道，当多路开关的控制信号为低电平0时，与门输出为低电平，V1管是截止的，所以作为输出口时，P0是漏极开路输出，类似于OC门，当驱动上接电流负载时，需要外接上拉电阻。
P0口用作I/O口线，其由引脚向内部数据总线输入（即输入状态Input）的工作过程：
数据输入时（读P0口）有两种情况
1、读引脚
读芯片引脚上的数据，读引脚数时，读引脚缓冲器打开（即三态缓冲器的控制端要有效），通过内部数据总线输入。
2、读锁存器
通过打开读锁存器三态缓冲器读取锁存器输出端Q的状态。
在输入状态下，从锁存器和从引脚上读来的信号一般是一致的，但也有例外。例如，当从内部总线输出低电平后，锁存器Q＝0，Q非＝1，场效应管T2开通，端口线呈低电平状态。此时无论端口线上外接的信号是低电乎还是高电平，从引脚读入单片机的信号都是低电平，因而不能正确地读入端口引脚上的信号。又如，当从内部总线输出高电平后，锁存器Q＝1，Q非＝0，场效应管T2截止。如外接引脚信号为低电平，从引脚上读入的信号就与从锁存器读入的信号不同。为此，8031单片机在对端口P0一P3的输入操作上，有如下约定：为此，8051单片机在对端口P0一P3的输入操作上，有如下约定：凡属于读-修改-写方式的指令，从锁存器读入信号，其它指令则从端口引脚线上读入信号。
读-修改-写指令的特点是，从端口输入(读)信号，在单片机内加以运算(修改)后，再输出(写)到该端口上。这样安排的原因在于读-修改-写指令需要得到端口原输出的状态，修改后再输出，读锁存器而不是读引脚，可以避免因外部电路的原因而使原端口的状态被读错。 -
P0作为地址/数据复用口使用时的工作原理
这时多路开关‘控制’信号为‘1’，‘与门’解锁，‘与门’输出信号电平由“地址/数据”线信号决定；多路开关与反相器的输出端相连，地址信号经“地址/数据”线→反相器→V2场效应管栅极→V2漏极输出。
当P0作为地址/数据总线使用时，在读指令码或输入数据前，CPU自动向P0口锁存器写入0FFH，破坏了P0口原来的状态。因此，不能再作为通用的I/O端口。以后在系统设计时务必注意在程序中不能再含有以P0口作为操作数（包含源操作数和目的操作数）的指令。
当控制信号为1，地址信号为“0”时，与门输出低电平，V1管截止；反相器输出高电平，V2管导通，输出引脚的地址信号为低电平。（蓝色字体为电平）
反之，控制信号为“1”、地址信号为“1”，“与门”输出为高电平，V1管导通；反相器输出低电平，V2管截止，输出引脚的地址信号为高电平。请看下图（蓝色字体为电平）
可见，在输出“地址/数据”信息时，V1、V2管是交替导通的，负载能力很强，可以直接与外设存储器相连，无须增加总线驱动器。
P0口又作为数据总线使用。在访问外部程序存储器时，P0口输出低8位地址信息后，将变为数据总线，以便读指令码（输入）。
在取指令期间，“控制”信号为“0”，V1管截止，多路开关也跟着转向锁存器反相输出端Q非；CPU自动将0FFH（11111111，即向D锁存器写入一个高电平‘1’）写入P0口锁存器，使V2管截止，在读引脚信号控制下，通过读引脚三态门电路将指令码读到内部总线。
如果该指令是输出数据，如MOVX @DPTR，A（将累加器的内容通过P0口数据总线传送到外部RAM中），则多路开关“控制”信号为‘1’，“与门”解锁，与输出地址信号的工作流程类似，数据据由“地址/数据”线→反相器→V2场效应管栅极→V2漏极输出。
如果该指令是输入数据（读外部数据存储器或程序存储器），如MOVX A，@DPTR（将外部RAM某一存储单元内容通过P0口数据总线输入到累加器A中），则输入的数据仍通过读引脚三态缓冲器到内部总线，其过程类似于上图中的读取指令码流程图。
P1端口的结构及工作原理
P1口的结构最简单，用途也单一，仅作为数据输入/输出端口使用。输出的信息有锁存，输入有读引脚和读锁存器之分。P1端口的一位结构见下图。
由图可见，P1端口与P0端口的主要差别在于，P1端口用内部上拉电阻R代替了P0端口的场效应管T1，并且输出的信息仅来自内部总线。由内部总线输出的数据经锁存器反相和场效应管反相后，锁存在端口线上，所以，P1端口是具有输出锁存的静态口。
当要正确地从引脚上读入外部信息，必须先使场效应管关断，以便由外部输入的信息确定引脚的状态。为此，在作引脚读入前，必须先对该端口写入l。具有这种操作特点的输入/输出端口，称为准双向I/O口。8051单片机的P1、P2、P3都是准双向口。P0端口由于输出有三态功能，输入前，端口线已处于高阻态，无需先写入l后再作读操作。
P1口的结构相对简单，前面我们已详细的分析了P0口，这里我就不多论述了。单片机复位后，各个端口已自动地被写入了1，此时，可直接作输入操作。如果在应用端口的过程中，已向P1一P3端口线输出过0，则再要输入时，必须先写1后再读引脚，才能得到正确的信息。此外，随输入指令的不同，H端口也有读锁存器与读引脚之分。
P2端口的结构及工作原理
P2端口的一位结构见下图：
P2端口在片内既有上拉电阻，又有切换开关，所以P2端口在功能上兼有P0端口和P1端口的特点。这主要表现在输出功能上，当切换开关向下接通时，从内部总线输出的一位数据经反相器和场效应管反相后，输出在端口引脚线上；当多路开关向上时，输出的一位地址信号也经反相器和场效应管反相后，输出在端口引脚线上。
对于8031单片机必须外接程序存储器才能构成应用电路（或者我们的应用电路扩展了外部存储器），而P2端口就是用来周期性地输出从外存中取指令的地址(高8位地址)，因此，P2端口的多路开关总是在进行切换，分时地输出从内部总线来的数据和从地址信号线上来的地址。因此P2端口是动态的I/O端口。输出数据虽被锁存，但不是稳定地出现在端口线上。其实，这里输出的数据往往也是一种地址，只不过是外部RAM的高8位地址。
在输入功能方面，P2端口与P0和H端口相同，有读引脚和读锁存器之分，并且P2端口也是准双向口。P2端口的主要特点包括：
①不能输出静态的数据；
②自身输出外部程序存储器的高8位地址；
②执行MOVX指令时，还输出外部RAM的高位地址，故称P2端口为动态地址端口。
即然P2口可以作为I/O口使用，也可以作为地址总线使用。
下面简单分析下它的两种工作状态。
1、作为I/O端口使用时的工作过程
当没有外部程序存储器或虽然有外部数据存储器，但容易不大于256B，即不需要高8位地址时（在这种情况下，不能通过数据地址寄存器DPTR读写外部数据存储器），P2口可以I/O口使用。这时，“控制”信号为“0”，多路开关转向锁存器同相输出端Q，输出信号经内部总线→锁存器同相输出端Q→反相器→V2管栅极→V2管9漏极输出。
由于V2漏极带有上拉电阻，可以提供一定的上拉电流，负载能力约为8个TTL与非门；作为输出口前，同样需要向锁存器写入“1”，使反相器输出低电平，V2管截止，即引脚悬空时为高电平，防止引脚被钳位在低电平。读引脚有效后，输入信息经读引脚三态门电路到内部数据总线。
2、作为地址总线使用时的工作过程
P2口作为地址总线时，“控制”信号为‘1’，多路开关车向地址线（即向上接通），地址信息经反相器→V2管栅极→漏极输出。由于P2口输出高8位地址，与P0口不同，无须分时使用，因此P2口上的地址信息（程序存储器上的A15~A8）功数据地址寄存器高8位DPH保存时间长，无须锁存。
P3端口的结构及工作原理
P3口是一个多功能口，它除了可以作为I/O口外，还具有第二功能，P3端口的一位结构见下图。
由上图可见，P3端口和Pl端口的结构相似，区别仅在于P3端口的各端口线有两种功能选择。当处于第一功能时，第二输出功能线为1，此时，内部总线信号经锁存器和场效应管输入/输出，其作用与P1端口作用相同，也是静态准双向I/O端口。当处于第二功能时，锁存器输出1，通过第二输出功能线输出特定的内含信号，在输入方面，即可以通过缓冲器读入引脚信号，还可以通过替代输入功能读入片内的特定第二功能信号。由于输出信号锁存并且有双重功能，故P3端口为静态双功能端口。
P3口的特殊功能（即第二功能）：
在应用中,如不设定P3端口各位的第二功能(WR,RD信叼的产生不用设置),则P3端口线自动处于第一功能状态，也就是静态I／O端口的工作状态。在更多的场合是根据应用的需要，把几条端口线设置为第二功能，而另外几条端口线处于第一功能运行状态。在这种情况下，不宜对对P3端口作字节操作，需采用位操作的形式。
标签：P0,引脚,端口,51,硬件,单片机,地址,寄存器 来源： https://blog.csdn.net/m0_46269438/article/details/120137614
本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享； 2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关； 3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关； 4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除； 5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。