标签：synopsys simv centos SP2 Wl vcs usr Linux

参考文章：

Linux下VCS与Verdi联合仿真简易教程及例子示范 - 灰信网（软件开发博客聚合）https://www.freesion.com/article/71471173457/这个文章的内容较为全面，但是有些许的不足，将发生的更改记录下来

1、

vcs -R -full64 +v2k -fsdb +define+FSDB -sverilog counter.v tb_counter.v timescale.v -l run.log

在进行上述操作的时候，如果出现以下问题

Top Level Modules:
       counter_tb
No TimeScale specified
Starting vcs inline pass...
1 module and 0 UDP read.
recompiling module counter_tb
rm -f _csrc*.so pre_vcsobj_*.so share_vcsobj_*.so
if [ -x ../simv ]; then chmod -x ../simv; fi
g++  -o ../simv    -Wl,-rpath-link=./ -Wl,-rpath='$ORIGIN'/simv.daidir/ -Wl,-rpath=./simv.daidir/ -Wl,-rpath='$ORIGIN'/simv.daidir//scsim.db.dir  -rdynamic  -Wl,-rpath=/usr/synopsys/vcs/O-2018.09-SP2/linux64/lib -L/usr/synopsys/vcs/O-2018.09-SP2/linux64/lib   objs/amcQw_d.o   _16329_archive_1.so  SIM_l.o       rmapats_mop.o rmapats.o rmar.o rmar_nd.o  rmar_llvm_0_1.o rmar_llvm_0_0.o          -lnuma -lzerosoft_rt_stubs -lvirsim -lerrorinf -lsnpsmalloc -lvfs    -lvcsnew -lsimprofile -luclinative /usr/synopsys/vcs/O-2018.09-SP2/linux64/lib/vcs_tls.o   -Wl,-whole-archive -lvcsucli -Wl,-no-whole-archive        _vcs_pli_stub_.o   /usr/synopsys/vcs/O-2018.09-SP2/linux64/lib/vcs_save_restore_new.o /usr/synopsys/verdi/Verdi_O-2018.09-SP2/share/PLI/VCS/LINUX64/pli.a -ldl  -lc -lm -lpthread -ldl
ld: cannot find crtbegin.o: No such file or directory
make: *** [product_timestamp] Error 1
Make exited with status 2
CPU time: .529 seconds to compile + .408 seconds to elab + .550 seconds to link

则是由于centos的gcc版本问题，只要升级gcc版本即可

标签：synopsys,simv,centos,SP2,Wl,vcs,usr,Linux
来源： https://blog.csdn.net/youzjuer/article/details/121582307

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。